本文介绍的研究由Jiang Gong、Yue Chen、Fabio Sebastiano、Edoardo Charbon和Masoud Babaie共同完成，分别来自荷兰代尔夫特理工大学、瑞士洛桑联邦理工学院（EPFL）和美国英特尔公司。该研究发表于2020年IEEE国际固态电路会议（ISSCC 2020），题为《A 200dB FoM 4-to-5GHz Cryogenic Oscillator with an Automatic Common-Mode Resonance Calibration for Quantum Computing Applications》。该研究聚焦于量子计算控制电子学中的低功耗、低相位噪声（Phase Noise, PN）频率生成技术，旨在解决在低温环境下（Cryogenic Temperature, CT）射频振荡器（RF Oscillator）性能受限的问题。

学术背景

量子计算机的控制电子学需要极低功耗和低相位噪声的频率生成技术，以确保量子比特（Quantum Bits, Qubits）的性能不受限制。研究表明，锁相环（Phase-Locked Loop, PLL）的频率噪声需低于1.9 kHz RMS。然而，在低温环境下，射频振荡器面临两大挑战：一是纳米级CMOS器件的白噪声受限于与温度无关的散粒噪声（Shot Noise）；二是晶体管的1/f噪声显著增加，导致振荡器的相位噪声主要由30 dB/dec区域主导。因此，如何在低温环境下实现高性能的频率生成成为量子计算领域的关键问题。

研究流程

本研究提出了一种自动校准共模（Common-Mode, CM）共振的数字校准环路，以优化振荡器的性能。研究流程主要包括以下几个步骤：

1. 振荡器设计与校准环路
   研究首先设计了一个基于共模共振技术的射频振荡器，并通过数字校准环路自动调整差分模式（Differential-Mode, DM）和共模电容库的配置，以确保振荡器始终在最佳性能附近工作。校准环路的核心目标是通过最大化振荡波形的二次谐波分量（Ah2）来找到最佳的电容库配置。

2. 校准流程
   校准过程分为两个阶段：首先，通过调整差分模式电容库（Bcd）和共模电容库（Bcc）的配置，使Ah2达到最大值；其次，通过一个8位数模转换器（DAC）和有限状态机（FSM）实现自动校准。校准过程中，FSM逐步调整Bcd和Bcc，直到Ah2达到最大值，从而确保振荡器的相位噪声最小化。

3. 电感器设计优化
   为了满足共模共振条件，研究提出了一种新型电感器设计，采用两个正交放置的线圈，以减少磁耦合并优化共模电流的返回路径。这种设计不仅减少了电感器的面积，还提高了整体性能。

4. 峰值检测电路
   峰值检测电路用于提取振荡波形的二次谐波分量，并通过一个低通滤波器提取其平均值。该电路的设计确保了校准环路在20纳秒内完成，并具有较高的检测增益。

主要结果

研究在40纳米CMOS工艺下实现了该振荡器，芯片面积为0.15 mm²，功耗在300K和4K时分别为4.3 mW和5.2 mW（不包括校准环路的0.4 mW）。实验结果表明，校准环路成功地将振荡器的相位噪声在100 kHz偏移频率下降低了10 dB（300K）和12 dB（4K），并将1/f噪声角频率从1 MHz（300K）和10.5 MHz（4K）分别降低到130 kHz和1.3 MHz。

与现有技术相比，本研究在低温环境下实现了1.6 kHz的频率噪声和200 dB的FoM（Figure of Merit, 品质因数），显著优于同类研究。此外，该研究首次实现了自动共模共振校准，且面积开销仅为0.01 mm²。

结论与意义

本研究提出了一种创新的低温振荡器设计，通过自动校准共模共振技术显著降低了相位噪声和1/f噪声，为量子计算机的控制电子学提供了高性能的频率生成解决方案。该技术的成功应用将推动低温低功耗频率合成器的发展，为量子计算的规模化实现奠定基础。

研究亮点

1. 创新性校准技术：首次实现了自动共模共振校准，显著提升了振荡器在低温环境下的性能。
2. 优化电感器设计：通过正交线圈设计减少了磁耦合，优化了共模电流路径，降低了电感器面积。
3. 高性能指标：在4K低温环境下实现了1.6 kHz的频率噪声和200 dB的FoM，显著优于现有技术。

其他价值

该研究不仅为量子计算领域提供了关键技术，还为低温CMOS电路设计提供了新的思路和方法。其自动校准技术和优化设计可广泛应用于其他高频、低噪声电路系统中，具有重要的科学和应用价值。