本文介绍了一项关于低温CMOS量子控制器集成电路（IC）的研究，该研究由Kiseo Kang、Donggyu Minn、Seongun Bae、Jaeho Lee、Seokhyeong Kang、Moonjoo Lee、Ho-Jin Song和Jae-Yoon Sim等作者共同完成，发表于2022年11月的《IEEE Journal of Solid-State Circuits》期刊。该研究的主要目标是开发一种用于超导量子比特控制的低温CMOS量子控制器IC，以解决大规模量子计算系统中的硬件扩展性问题。

研究背景

随着超导量子比特数量的显著增加，构建可扩展的量子计算系统成为了当前研究的重点。超导量子比特是一种基于约瑟夫森结的非线性电感谐振器，其状态可以通过微波信号进行控制。然而，随着量子比特数量的增加，控制与读取所需的电缆数量也随之增加，这成为了系统扩展的主要挑战。为了减少电缆数量，研究人员提出了在4K低温环境下集成控制器的方案，以实现在10mK温度下对数千甚至数百万个量子比特的控制。

研究目标

本研究的目标是设计一种低温CMOS量子控制器IC，能够在3.5K的低温环境下工作，并通过内部生成的多个本地振荡器（LO）频率来实现对超导量子比特的精确控制。该控制器IC包括两个锁相环（PLL）、四个脉冲调制通道和两个接收通道，旨在提供高保真度的量子比特控制，目标保真度为99.99%。

研究方法与流程

1. 系统架构：该控制器IC采用了全局同步时钟系统，内部通过多个PLL生成不同的LO频率。每个PLL负责为一组量子比特生成一个LO频率，从而有效抑制LO泄漏。系统还包括四个脉冲调制器、两个接收前端和两个数字PLL，所有模块由一个全局控制器管理。

2. 脉冲调制器设计：脉冲调制器采用直接数字合成（DDS）和单边带（SSB）混频技术，生成所需的频率和相位。通过DDS生成的中间频率（IF）与LO频率相加或相减，生成用于量子比特控制的微波脉冲。脉冲调制器的设计考虑了低温环境下的电路特性，确保了在3.5K温度下的正常工作。

3. 接收链设计：接收链由低噪声放大器（LNA）、无源正交生成网络和I/Q下变频混频器组成。LNA设计为在5-7.25 GHz频段内提供稳定的宽带放大，以支持多量子比特的频分复用（FDM）读取。接收链的总功耗控制在20mW以内。

4. 低温电路设计：低温CMOS电路在4K温度下表现出阈值电压、迁移率和亚阈值斜率的变化。为了应对这些变化，研究团队在设计时增加了数字电路的建立和保持时间裕量，并采用了长沟道器件来减少电流源的失配。

主要结果

1. 脉冲调制器性能：在3.5K温度下，脉冲调制器的输出频谱显示，两个相邻的脉冲调制器可以同时工作，且互不干扰。调制器的输出功率在-17 dBm以上，功耗低于5mW，满足量子比特控制的需求。

2. PLL性能：两个PLL的相位噪声性能优异，低带（LB）PLL的积分抖动为115 fsrms，高带（HB）PLL的积分抖动为119 fsrms，均满足0.01%误差率的要求。

3. 接收链性能：接收链在5.5 GHz频段的噪声系数（NF）为1.1 dB，增益超过30 dB，支持8个量子比特的频分复用读取。

结论与意义

本研究提出了一种基于低温CMOS的量子控制器IC架构，通过内部生成多个LO频率，有效解决了大规模量子计算系统中的频谱管理和功耗问题。该控制器IC在3.5K温度下表现出良好的性能，能够同时驱动多个量子比特，并支持高保真度的量子比特控制。该研究的成果为未来大规模量子计算系统的硬件实现提供了重要的技术基础。

研究亮点

1. 创新性架构：通过多个PLL生成不同的LO频率，有效抑制了LO泄漏，提供了灵活的频谱管理方案。
2. 低温CMOS设计：在3.5K温度下验证了电路的完整功能，展示了低温CMOS技术在量子计算中的应用潜力。
3. 高保真度控制：脉冲调制器的设计满足了99.99%的保真度要求，为量子比特的高精度控制提供了保障。

总结

该研究通过创新的电路设计和低温CMOS技术，成功实现了对超导量子比特的高效控制，为未来大规模量子计算系统的硬件实现提供了重要的技术突破。