本文介绍了一项关于量子计算中容错量子存储器的研究，由Sergey Bravyi、Andrew W. Cross、Jay M. Gambetta、Dmitri Maslov、Patrick Rall和Theodore J. Yoder等作者共同完成，并于2024年3月28日发表在《Nature》期刊上。该研究提出了一种基于低密度奇偶校验码（Low-Density Parity-Check Codes, LDPC codes）的量子纠错协议，旨在解决当前量子计算机中物理误差累积的问题，从而实现大规模的量子算法执行。

研究背景与动机

量子计算因其在某些计算问题上能够提供比经典算法更快的解决方案而备受关注。然而，量子信息的脆弱性成为构建可扩展量子计算机的主要障碍。量子计算机中的噪声来源广泛，包括量子比特的缺陷、材料问题、控制设备的误差以及外部环境的影响等。尽管部分噪声可以通过改进控制、材料和屏蔽技术来消除，但某些噪声源（如自发辐射和Purcell效应）难以完全消除。因此，量子纠错成为构建可扩展量子计算机的关键需求。

量子纠错通过将k个逻辑量子比特编码到更多的物理量子比特中，从而抑制物理误差，使得计算能够在可接受的保真度下运行。然而，量子纠错的有效性依赖于硬件误差率是否低于某个阈值，该阈值取决于所选的量子纠错协议、综合征测量电路和解码算法。本研究的目标是找到一种既高效又能在现有量子计算技术限制下实现的量子纠错协议。

研究方法与流程

本研究提出了一种基于LDPC码的量子纠错协议，具体步骤如下：

1. 码的构造：研究团队设计了一类称为双变量自行车码（Bivariate Bicycle Codes, BB codes）的LDPC码。这些码基于双变量多项式，具有权重为6的检查算符，每个量子比特参与6个检查（3个X型和3个Z型检查）。BB码的Tanner图（Tanner graph）具有厚度为2的特性，意味着它可以分解为两个平面子图，适合基于超导量子比特的硬件实现。

2. 综合征测量电路：为了测量误差综合征，研究团队设计了一个低深度的综合征测量电路。该电路使用n个辅助量子比特来记录测量结果，并通过深度为7的CNOT门电路实现。该电路的设计旨在最小化门的使用数量，优化深度，并限制误差的传播。

3. 解码算法：研究团队采用了基于信念传播的有序统计解码器（Belief Propagation with Ordered Statistics Decoder, BP-OSD）来解码测量到的综合征。该解码器能够处理电路噪声模型，并通过离线阶段模拟单故障的传播，在线阶段通过优化问题来确定最可能的故障集合。

4. 逻辑存储能力：研究团队还展示了BB码作为逻辑存储器的能力，能够与表面码（surface code）量子计算机进行联合逻辑测量，并通过量子隐形传态实现负载-存储操作。

主要结果

研究团队通过数值模拟验证了所提出的BB码在电路噪声模型下的性能。结果表明，BB码在误差率接近0.7%时表现出与表面码相当的错误阈值，并且在近阈值区域表现出色。具体来说，使用288个物理量子比特的BB码可以在物理误差率为0.1%的情况下，保持12个逻辑量子比特近100万次综合征测量周期，而表面码则需要近3000个物理量子比特才能达到相同的性能。此外，BB码的编码效率比表面码高出10倍，显著减少了物理量子比特的开销。

结论与意义

本研究提出了一种基于LDPC码的量子纠错协议，能够在近阈值区域实现高效的量子容错存储器。与表面码相比，BB码在相同的误差抑制水平下，显著减少了物理量子比特的开销。这一成果为在近期量子处理器上实现低开销的容错量子存储器提供了新的可能性。

研究亮点

1. 高错误阈值：BB码的错误阈值接近0.7%，与表面码相当，且在近阈值区域表现出色。
2. 低开销：BB码的编码效率比表面码高出10倍，显著减少了物理量子比特的开销。
3. 硬件友好性：BB码的Tanner图具有厚度为2的特性，适合基于超导量子比特的硬件实现。

未来挑战

尽管BB码在理论上表现出色，但其在实际硬件中的实现仍面临一些挑战，包括开发低损耗的第二层架构、设计能够连接多个耦合器的量子比特以及开发长距离耦合器。这些挑战虽然困难，但并非不可克服。

本研究为量子容错存储器的实现提供了新的视角，展示了LDPC码在量子计算中的潜力，并为未来的量子计算机设计提供了重要的参考。