分享自:

基于环形振荡器的多比特PUF与TRNG统一设计用于安全物联网

期刊:ieee internet of things journalDOI:10.1109/jiot.2022.3224298

这篇文档属于类型a(单篇原创研究论文的报告),以下是详细学术报告:


1. 主要作者及机构
本文由Iluminada Baturone、Roberto Román和Ángel Corbacho合作完成,三位作者均来自西班牙塞维大学的微电子研究所(Instituto de Microelectrónica de Sevilla, Universidad de Sevilla, CSIC)。研究发表于IEEE Internet of Things Journal,2023年4月第10卷第7期,标题为《A Unifiedibit P and TRNG Based on Ring Oscillators for Secure IoT Devices》。


2. 学术背景
研究领域与背景
该研究属于硬件安全(Hardware Security),聚焦于物联网(IoT)设备的安全需求。物理不可克隆函数(Physically Unclonable Functions, PUFs)和真随机数生成(True Random Number Generators, TRNGs)是两种轻量级密码学原语,常用于设备认证和密钥生成。然而,现有方案中PUFs和TRNGs通常独立设计,导致资源浪费和复杂度增加。此外,传统基于环形振荡器(Ring Oscillators, ROs)的方案易受电磁攻击和侧信道分析威胁。

研究目标
本文提出一种名为Multibit-RO-PUF-TRNG的电路设计,通过统一PUF和TRNG功能,实现以下目标:
1. 资源高效性:在同一硬件中集成多比特PUF和TRNG功能。
2. 抗攻击性:抵御锁定现象(locking phenomenon)和电磁侧信道攻击。
3. 数学模型支持:提供理论模型以优化设计参数和校准流程。


3. 研究流程与方法
研究对象与样本量
实验数据来自两组公开数据集:
- Dataset90nm:193个Xilinx Spartan-3E FPGA(90纳米工艺),每个芯片包含512个5级环形振荡器(ROs),每RO采集100次频率测量。
- Dataset28nm:217个Xilinx Artix-7 FPGA(28纳米工艺),每组包含1600个3级ROs,测量时间为10毫秒。

核心电路设计
电路核心由两个RO(ROi和ROj)及两个计数器组成(图1)。工作流程如下:
1. 振荡计数:ROi和ROj同时振荡,直至ROj的计数器达到固定值Nref(校准阶段确定)。
2. 响应生成:ROi的计数值Nij用于生成:
- TRNG响应:取Nij的最低位(LSB),利用局部高斯噪声(局部非确定性抖动)产生真随机数。
- 多比特PUF响应:通过将Nij与参考值Nijref和标准差σpuf比较,划分高斯分布区域,生成mp比特(如6比特/RO)。

数学模型
- RO频率模型:fi ≈ foi · (1 − δi),其中δi涵盖确定性(工艺偏差)和非确定性(噪声)抖动。
- 计数值公式:Nij = ⌊Nref · (1 + δgd_ij + δld_ijl + δn_ijk)⌋,量化全局/局部抖动对计数的影响。

校准与优化
1. TRNG校准:通过健康测试(如NIST SP 800-90B)选择Nref,确保LSB通过统计测试。
2. PUF优化
- RO选择:筛选低频比特翻转的RO对,提升可靠性
- 纠错码:采用重复码(repetition code)校正PUF响应误差,密钥模糊化(obfuscation)时节省79.38%的RO资源。


4. 主要结果
TRNG性能
- 健康测试通过率:LSB通过NIST测试(如频率测试、近似熵测试),最小熵(Hmin`)>99%(表II-III)。
- 吞吐量:28纳米工艺下,TRNG吞吐量达24.1 kb/s(128位随机种子生成仅需5.3毫秒)。

PUF性能
唯一性(Uniqueness):比特间平均汉明距离(HD_inter)接近理想值50%(表IV)。
- 可靠性(Reliability):经过RO选择后,HD_intra误差率显著降低(如6比特PUF的HD_intra %)。
- 抗攻击:数学模型显示,全局非确定性抖动(如电磁干扰)通过差分抵消(δgn_ij − δgn_i)减弱,降低锁定现象风险。

FPGA实现
- 在Xilinx Artix-7 FPGA中集成168个3ROs,占用4325个LUT(20.79%),功耗2 mW。
- 多比特PUF吞吐量达144.8 kb/s(128位密钥重构仅需6.92毫秒)。


5. 结论与价值
科学价值
1. 提出首个基于RO的统一多比特PUF-TRNG架构,简化硬件设计并提升抗攻击性。
2. 通过数学建模和校准流程,解决传统RO方案依赖经验调参的问题。

应用价值
- 物联网安全:适用于资源受限的IoT设备,如区块链硬件钱包、边缘设备认证。
- 标准化潜力健康测试和校准方法符合NIST SP 800-90B标准,具备工业推广潜力。


6. 研究亮点
1. 统一设计创新:首次将多PUF和TRNG功能整合至单一RO对结构。
2. 理论支撑:建立RO抖动与计数响应的数学模型,指导参数优化。
3. 抗攻击增强:通过差分计数和内部存储(CPU程序)抵御电磁克隆攻击。
4. 资源高效性:相比单比特PUF方案,RO数量减少79.38%,显著降低功耗与面积开销。


7. 其他价值
- 开源验证:实验数据基于公开数据集(Dataset90nm和Dataset28nm),结果可复现。
- 扩展性:模型适用于不同工艺节点(90nm至28nm),为先进制程提供设计参考。

(全文约2000字)

上述解读依据用户上传的学术文献,如有不准确或可能侵权之处请联系本站站长:admin@fmread.com