本文档属于类型a，即报告了一项原创性研究。以下是基于文档内容的学术报告：
主要作者及研究机构
本研究的主要作者包括Lawrence T. Clark、Alen Duvnjak、Matthew Cannon、John Brunhaver、Sapan Agarwal、Jack E. Manuel、Donald Wilson、Hugh Barnaby和Matthew Marinella。他们分别来自亚利桑那州立大学电气、计算机与能源工程学院以及桑迪亚国家实验室。该研究发表于IEEE Transactions on Nuclear Science (TNS)期刊，并于2022年发布。
学术背景
本研究的主要科学领域是辐射硬化设计（Radiation Hardening by Design, RHBD），特别是针对软错误（Soft Errors）的防护。随着集成电路技术的进步，传统的辐射硬化工艺在90纳米技术节点之后逐渐被设计层面的辐射硬化方法取代，这种方法能够利用更先进、更高密度的制造工艺，同时降低成本。本研究的目标是将一种软错误防护的微处理器移植到现代12纳米FinFET（鳍式场效应晶体管）制造工艺，并测试其在辐射环境下的表现。研究背景包括：
1. 空间应用中的集成电路需要应对软错误，包括单粒子翻转（Single Event Upset, SEU）和单粒子瞬态（Single Event Transient, SET）。
2. 传统的辐射硬化工艺在90纳米节点之后逐渐被RHBD方法取代，因为后者更具成本效益，并能利用更先进的制造工艺。
3. 微处理器在现代专用集成电路（ASIC）中广泛应用，但其高软错误敏感性使其防护成为关键。
研究目标
本研究的目标是：
1. 将一种软错误防护的微处理器（HERMES）移植到12纳米FinFET工艺，并测试其辐射硬化性能。
2. 通过广泛的辐射测试，验证其在检测和修复软错误方面的有效性。
3. 提供详细的电路交叉截面数据，以支持未来的辐射硬化设计。
研究流程
本研究包括以下几个主要步骤：
1. 微处理器设计与移植
- HERMES微处理器是基于MIPS 4KC 32位处理器的克隆版本，具有全翻译后备缓冲器（TLB）和内存管理单元（MMU），支持运行Linux等操作系统。
- 研究团队将其从90纳米和55纳米工艺移植到12纳米FinFET工艺，采用了双模块冗余（Dual Modular Redundancy, DMR）和三模块冗余（Triple Modular Redundancy, TMR）技术，以防护软错误。
- 关键电路包括自校正TMR触发器、DMR保护的数据路径和检查电路。
辐射测试
数据分析
主要结果
1. 辐射测试结果
- 在重离子和质子束测试中，HERMES微处理器能够正确检测并修复软错误，验证了其辐射硬化设计的有效性。
- 测试数据显示，不同电路的交叉截面在重离子和质子束测试中表现出显著差异，其中TMR电路的交叉截面最低，表明其防护效果最佳。
软错误检测与修复
性能与功耗
结论
本研究成功将HERMES微处理器移植到12纳米FinFET工艺，并通过广泛的辐射测试验证了其软错误防护设计的有效性。研究结果表明，DMR和TMR机制在高辐射环境下能够有效检测和修复软错误，同时12纳米FinFET工艺提供了更高的性能和功耗效率。该研究为未来空间应用中的辐射硬化设计提供了重要的参考数据和设计方法。
研究亮点
1. 创新性设计：研究团队首次将软错误防护的微处理器移植到12纳米FinFET工艺，并验证了其在高辐射环境下的性能。
2. 全面测试：通过重离子和质子束测试，研究团队提供了详细的电路交叉截面数据，为未来的辐射硬化设计提供了重要参考。
3. 高效修复机制：DMR和TMR机制在检测和修复软错误方面表现出色，特别是在高辐射通量条件下。
其他有价值的内容
研究团队还开发了自定义的软件工具，用于处理辐射测试数据并生成详细的错误报告。这些工具为未来的辐射硬化研究提供了重要的技术支持。
以上是本研究的全面报告，涵盖了研究背景、目标、流程、结果、结论以及研究亮点。