単結晶2次元半導体の成長ベースのモノリシック3次元統合技術に関する研究 学術的背景 現代の電子産業の急速な発展に伴い、3次元（3D）統合技術は電子デバイスの性能を向上させる重要な手段となっています。従来の2次元（2D）集積回路は、サイズの縮小と性能向上において多くの課題に直面しており、特にナノスケールでは抵抗-容量（RC）遅延問題が顕著になっています。これらの制限を克服するため、研究者たちはチップを垂直に積層することで配線距離を短縮し、消費電力を削減し、データ伝送効率を向上させる3次元統合技術の探求を始めています。 現在、シリコン貫通ビア（Through-Silicon Via, TSV）技術は単結晶デバイスの3次元統合を実現する唯一の方法です。しかし、TSV技術にはコストが高い、チップの位...