三维晶体管研究：以二维半导体材料为核心的未来CMOS技术发展

近年来，随着硅基互补金属氧化物半导体（Complementary Metal-Oxide-Semiconductor, CMOS）技术接近其物理极限，下一代微电子技术的持续缩放和性能优化面临诸多挑战。如何在亚纳米尺度上维持电流开关比(on–off current ratio)、提高集成密度以及提升能效，成为学术界和工业界亟待解决的问题。本文针对这一背景，提出探索二维（2D）过渡金属二硫化物（Transition Metal Dichalcogenides, TMDs）作为后硅CMOS时代的关键导电通道材料，并通过设计新的三维（3D）晶体管架构，展示了其在延续摩尔定律（Moore’s Law）方面的巨大潜能。

研究背景与意义

CMOS技术的持续缩放已逐渐逼近其极限，尤其是对于通道长度小于15纳米的节点，传统硅基材料在性能和制造上遇到诸多瓶颈。例如，较大的带隙和低效表面处理导致短通道效应的加剧和器件输运性能的劣化。此外，由于硅导电体厚度在缩减到3纳米以下时表现出电子迁移率的显著下降，传统材料的能效改进空间被极大地限制。

二维材料，尤其是TMDs，以其原子级超薄层结构以及优异的体电性能（包括高迁移率和较大的理想带隙），展现出克服这些局限的潜力。二维TMDs还能够解决表面粗糙散射和陷阱态密度高的问题，并通过其优异的静电调控能力，为亚10纳米节点的晶体管设计提供了一种新路径。然而，为了使二维材料在实际CMOS技术中应用，必须同时开发新的三维器件架构以配合二维材料的独特特性。

论文来源与作者信息

此研究论文由Arnab Pal、Tanmay Chavan、Jacob Jabbour、Wei Cao和Kaustav Banerjee共同完成，作者隶属于University of California, Santa Barbara的Electrical and Computer Engineering部门。文章发表于《Nature Electronics》2024年12月刊（Volume 7, Pages 1147-1157），并于2023年10月3日收到投稿，在2024年10月7日获得录用，于12月16日正式在线发表。

研究方法与工作流程

研究提出了一种创新的二维材料晶体管设计框架，借助非平衡格林函数（Non-equilibrium Green’s Function, NEGF）量子输运模拟，结合基于密度泛函理论（Density Functional Theory, DFT）的材料输入参数，全面评估二维材料在3D晶体管中的可行性。主要研究步骤如下：

1. 材料筛选与性能评估

在材料选择阶段，通过对不同二维TMD材料（如WSe2、MoS2、WS2）的单层（1L）、双层（2L）及三层（3L）样本进行对比，发现以三层钨硫化物（3L WS2）为通道材料的晶体管表现出优化的性能。这一材料因其良好的电子注入速度（Carrier Injection Velocity）和较低的源–漏隧穿电流，实现了更高的开通电流（Ion）和关断电流比（Ion/Ioff）。

2. 器件电学特性模拟

开发了一种量子电输运模拟框架，以准确评估二维材料晶体管的电流与电容特性。框架全面考虑了多谷有效质量、非理想肖特基接触效应（Schottky Contacts）、量纲效应以及寄生电场的影响。同时，通过Synopsys Sentaurus和Quantum ATK软件，对器件性能进行建模，并通过15级环形振荡器电路模拟评估实际电路性能改进。

3. 新型3D晶体管架构设计

研究重点提出了两种全新的三维晶体管架构设计：

• 纳米片结构晶体管（Nanosheet FET, NSFET）：通过三维全包围栅极（Gate-all-Around, GAA）控制将二维TMD材料用于垂直堆叠晶体管中。这种设计不仅改善了静电性能，还通过减小器件电容，提高了器件的能效。

• 纳米叉结构晶体管（Nanofork FET, NFFET）：以纳米片为基础，进一步优化晶体管的横向布局，通过共用的电隔离氧化物显著提高了集成密度。

• 纳米板结构晶体管（Nanoplate FET, NPFET）：在原有的平面纳米片堆叠基础上，将二维材料与一超薄电隔离鳍结合，横向多重堆叠二维“TMD板”，提供了近十倍的载流能力提升，并显著缩减横向版图面积。

4. 器件优化与电路性能仿真

研究进一步量化了各关键器件参数（如栅氧化物厚度、纳米片宽度、接触电阻）对性能的影响。通过对比二维和硅基晶体管的晶体管特性、增益频率及子门限摆幅（SS），明确了以3L WS2为导电通道的设计在亚5纳米通道长度下的巨大优势。

主要成果与结论

1. 三层WS2材料优越性：

通过对三层WS2晶体管的深入评估，发现此材料无论在低静态功耗（Low-Standby Power，LSTP）模式还是高性能（High-Performance，HP）模式均具备显著优势。与硅基8纳米节点晶体管相比，3L WS2 可在能量-延迟乘积（Energy-Delay Product, EDP）方面提供高达55%的性能提升，并支持进一步的摩尔定律缩小。

2. 更高集成密度与能效

纳米板晶体管通过横向堆叠架构的优势提供约10倍的集成密度提升。研究显示，即使在换代后的异质3D结构制造中，二维纳米板晶体管仍能在纵向尺寸不变的情况下，显著降低单元面积占用。

3. 材料与架构协调优化

通过动态工程二维材料与非理想肖特基接触的界面电阻问题（Contact Resistance, RC），研究实现了理论上高达98%的器件性能保真，进一步验证了3D二维晶体管在未来逻辑及存储领域的强大应用潜力。

研究亮点与影响力

• 方法学创新：首次结合量子酬场模拟与2D材料电子带结构精准表征，量化分析二维材料晶体管性能。
• 架构独创性：首次提出纳米板晶体管NPFET及其在高集成度场景下的潜在优势。
• 实际意义：研究紧密围绕实际工业需求，遵循《国际器件与系统路线图(IRDS)》标准，提供了高可行性方案。

研究展望与未来意义

本文的研究为二维材料在下一代电子器件中的广泛应用提供了清晰路径，其设计框架可推广到其他二维材料及异质集成结构中。同时，伴随制造工艺尤其是2D材料沉积、边界钝化改进，二维晶体管将为包括人工智能芯片和低功耗物联网等领域提供新的解决方案，为半导体行业开辟新的发展方向。