二维晶体管中高κ氧化镓的集成研究

学术背景

随着半导体技术的不断进步，二维材料（如二硫化钼，MoS₂）因其独特的电学性能和原子级厚度，被认为是下一代晶体管通道材料的潜在候选者。然而，二维晶体管的性能在很大程度上依赖于栅极介电层的质量。传统的沉积技术（如化学气相沉积CVD和原子层沉积ALD）在二维材料表面沉积超薄金属氧化物时，往往难以形成均匀的介电层，导致界面质量差，进而影响晶体管的性能。因此，开发一种能够在二维材料表面形成高质量、超薄介电层的方法，成为了当前研究的热点。

研究来源

这项研究由来自多个机构的科研团队共同完成，主要作者包括Kongyang Yi、Wen Qin、Yamin Huang等，研究团队来自新加坡南洋理工大学、南京航空航天大学、中国科学院上海微系统与信息技术研究所、美国德克萨斯大学奥斯汀分校、美国莱斯大学等机构。该研究于2024年12月发表在《Nature Electronics》期刊上，题为“Integration of high-κ native oxides of gallium for two-dimensional transistors”。

研究流程与实验方法

1. 氧化镓（Ga₂O₃）的制备与集成

研究团队提出了一种基于液态金属的氧化镓（Ga₂O₃）制备方法。液态金属（如镓铟共晶合金，e-GaIn）在常温下会自然形成一层超薄且均匀的氧化镓。通过挤压印刷（squeeze-printing）和表面张力驱动（surface-tension-driven）的方法，研究团队成功将氧化镓层转移到二硫化钼（MoS₂）表面。

• 挤压印刷法：将液态金属滴在目标基底上，通过挤压去除液态金属，留下氧化镓层。
• 表面张力驱动法：将液态金属压至厚度小于1毫米，迅速冷却至固态，再通过加热形成大面积的氧化镓层。

2. 氧化镓的表征

通过原子力显微镜（AFM）和透射电子显微镜（TEM）对氧化镓层的厚度和均匀性进行了表征。结果显示，氧化镓层的厚度约为2.7纳米，且在大面积范围内表现出良好的均匀性。此外，X射线光电子能谱（XPS）和能量色散谱（EDS）分析证实了氧化镓的化学组成和价态。

3. 晶体管器件的制备

研究团队在MoS₂表面集成了氧化镓介电层，并制备了顶栅场效应晶体管（FET）。通过电子束光刻（EBL）和金属沉积技术，制备了源极、漏极和栅极电极。氧化镓层在源极和漏极区域被选择性蚀刻，以暴露MoS₂通道。

主要研究结果

1. 氧化镓的介电性能

氧化镓层表现出优异的介电性能，其介电常数约为30，击穿电场强度接近11 MV/cm。通过电容-电压（C-V）测量，研究团队发现氧化镓在低频（<100 kHz）下的介电常数保持稳定，表明其适合作为高κ介电材料。

2. 晶体管性能

基于氧化镓介电层的MoS₂晶体管表现出优异的电学性能： - 亚阈值摆幅（SS）：低至60 mV/dec，接近理论极限（59.6 mV/dec）。 - 开关比（on/off ratio）：高达10⁸。 - 栅极漏电流：低至4×10⁻⁷ A/cm²，几乎可以忽略不计。

3. 大规模集成与逻辑门电路

研究团队还展示了氧化镓介电层在大规模集成中的应用。通过表面张力驱动法，成功制备了25个顶栅晶体管的阵列，并展示了反相器、NAND、NOR、AND和XOR逻辑门电路的功能。这些逻辑门在低电压（0.5 V）下表现出良好的性能，展示了氧化镓介电层在未来高密度集成电路中的潜力。

研究的意义与价值

这项研究提出了一种新颖的氧化镓介电层制备方法，成功解决了二维材料表面高质量介电层沉积的难题。通过液态金属的自然氧化过程，研究团队实现了超薄、均匀的氧化镓层，并将其应用于二维晶体管中，显著提升了晶体管的性能。该方法不仅具有较高的科学价值，还为未来大规模、低成本的二维电子器件制造提供了可行的技术路径。

研究亮点

1. 新颖的制备方法：通过液态金属的自然氧化过程，实现了超薄、均匀的氧化镓介电层，避免了传统沉积技术中的缺陷问题。
2. 优异的晶体管性能：基于氧化镓介电层的MoS₂晶体管表现出接近理论极限的亚阈值摆幅和高开关比，展示了其在低功耗电子器件中的潜力。
3. 大规模集成潜力：研究团队成功制备了25个晶体管的阵列，并展示了逻辑门电路的功能，为未来高密度集成电路的开发奠定了基础。

结论

这项研究展示了液态金属氧化镓在二维晶体管中的成功应用，提供了一种简单、高效的高κ介电层制备方法。通过挤压印刷和表面张力驱动技术，研究团队实现了超薄、均匀的氧化镓层，显著提升了二维晶体管的性能。这一成果为未来大规模、低成本的二维电子器件制造提供了新的思路，具有重要的科学和应用价值。