高性能p型フィールド効果トランジスタ：2次元材料の置換ドーピングと厚さ制御

学術的背景

半導体技術の進展に伴い、シリコン基フィールド効果トランジスタ（FET）はパフォーマンスの限界に近づいています。このボトルネックを克服するため、研究者たちはシリコンの代替として2次元（2D）材料の可能性を模索しています。モリブデン二硫化物（MoS₂）、モリブデン二セレン化物（MoSe₂）、およびタングステン二セレン化物（WSe₂）といった2D遷移金属ジカルコゲナイド（TMD）は、原子レベルで平滑で欠陥のない表面や優れた電子特性により注目されています。しかしながら、n型2D FETでは著しい進歩が見られる一方、p型2D FETの開発は遅れています。これは主に、金属-2D材料の界面におけるフェルミ準位ピン止め効果により、p型キャリア注入効率が低下し、接触抵抗（Rc）が高くなるためです。

本研究は、置換ドーピングと厚さ制御を通じて、p型2D FETの性能向上を目指したものです。具体的には、MoSe₂とWSe₂にバナジウム（V）、ニオブ（Nb）、タンタル（Ta）などのドーパントを導入しp型ドーピングを実現し、材料厚さを最適化することで接触抵抗を効果的に低減し、デバイス性能を大幅に向上させました。

論文出典

本研究は、賓夕法尼亜州立大学（Penn State University）、プラハ化学技術大学（University of Chemistry and Technology Prague）など複数の機関の研究者によって共同執筆されました。2024年9月24日付で学術誌《Nature Electronics》にオンライン掲載されました。

研究プロセスと結果

1. 材料の準備および表面解析

研究ではまず、化学気相輸送法（CVT）を用いて、V、Nb、TaをドーピングしたMoSe₂およびWSe₂単結晶を作成しました。電感結合プラズマ原子発光分光法（ICP-AES）および走査型電子顕微鏡-エネルギー分散X線分光法（SEM-EDS）の測定結果から、ドーパント濃度を確認しました。結果として、MoSe₂およびWSe₂中のV、Nb、Taの濃度がそれぞれ0.8 at.%および0.4 at.%未満であることが示されました。

さらに、ドーピングによる電気的活性化の確認のため、ホール効果測定を行いました。この結果、すべてのドーピングサンプルはp型キャリア特性を示し、ドーピング濃度と電気的活性化濃度が一致していることがわかりました。例えば、MoSe₂の場合では、V、Nb、Taドーピングにおいてキャリア濃度がそれぞれ1.51×10¹⁹ cm⁻³、1.57×10¹⁹ cm⁻³、5.36×10¹⁹ cm⁻³となりました。

2. デバイス作成と性能試験

対象結晶を剥離後、シリコン基板上に転写し、原子層堆積（ALD）技術を利用して50 nm厚の酸化アルミニウム（Al₂O₃）をバックゲート誘電体として成膜しました。その後、電子ビームリソグラフィーと蒸着技術を用い、ソース電極とドレイン電極を定義し、高効率なホール注入を促進するためにパラジウム/金（Pd/Au）を接触金属として使用しました。

ドーピングされたMoSe₂およびWSe₂ FETの厚さ別に性能を測定したところ、厚層（4～6層）のドーピングFETは高いオン電流（Ion）を示したものの、静電制御が不十分でスイッチング比（Ion/Ioff）が低いことが分かりました。一方、薄層（1～3層）のFETでは、高いIon/Ioffが示されたものの、量子閉じ込め効果（QCE）によりドーピング効果が減少し、高い接触抵抗でオン電流が低下することが判明しました。

3. 密度汎関数理論（DFT）計算

ドーピング効果と材料厚さの関連性を調べるため、DFT計算を実施しました。その結果、材料厚さの減少に伴いドーピング効果が低下することが示され、これは実験で得られた現象と一致しました。例えば、8層構造でドーピングされたNb-MoSe₂では、フェルミ準位（Ef）が価電子帯最大（Ev）より300 meV下方にシフトしましたが、1層MoSe₂ではこのシフトが30 meVにとどまりました。また、DFT計算から、ドーピングによりMoSe₂の帯域幅（Eg）が縮小することが確認されました。これは、ドーピング原子とホスト原子の原子半径の差異による格子歪みによるものです。

4. 接触抵抗（Rc）の最適化

伝送線路法（TLM）により測定した結果、厚層のドーピングされたFETは接触抵抗が顕著に低下しました。例えば、Nb-ドープMoSe₂ FETでは、Rcがわずか95 Ω·µmまで減少しました。一方で、層厚が減少するとともに接触抵抗は顕著に増加しました。これに基づき、研究者たちは、接触領域で多層構造（>6層）を維持し、チャネル領域を薄層（1～3層）材料とする新しいFET構造を提案しました。このデザインにより、静電制御を維持しつつ、低Rcを達成しました。

5. 高性能ダブルゲート構造FET

さらに性能を向上させるため、研究者たちはチャネル長を50 nmまで縮小し、ALD成膜されたAl₂O₃をトップゲートおよびボトムゲートに使用したデバイス構造を設計しました。このデュアルゲート構造により効率的な静電制御が可能となり、Nb-ドープMoSe₂ FETは最大212 µA/µmのオン電流と10⁴のIon/Ioffを達成しました。

結論と意義

本研究では、置換ドーピングと厚さ制御を適用し、高性能なp型2次元FETの実現に成功しました。本研究結果は、厚層ドーピングが接触抵抗を効果的に減少させる一方で静電制御不足を引き起こし、逆に薄層材料が高Ion/Ioff比を示すものの接触抵抗の増大を伴うという極端なトレードオフを示しました。新規設計のデバイス構造により、低接触抵抗と高いスイッチング比、高オン電流を統合。これにより、CMOSデバイス技術への2D材料の応用への道筋が示され、科学的および実用的な重要性が強調されました。

研究のハイライト

1. p型FETの高性能化：置換ドーピングと厚さ制御を用いた、低Rcと高Ion/Ioffを両立するp型2D FETを実現。
2. 新規デバイス構造：接触領域に厚層、チャネル領域に薄層を設計したFET構造で性能向上を示しました。
3. ダブルゲートデバイス設計：高効率で静電制御性の優れたデュアルゲートFETを実現。
4. 理論検証：DFT計算により、ドーピング効果と材料厚みの関係を理論的に解明。

未来への展望

本研究は、電子デバイスにおける2D材料の実用化に向けた新たな方向性を開拓しました。今後は、ドーピング技術のさらなる最適化、さらなる2D材料への応用探索、大規模合成技術の発展が注目されるでしょう。これらの取り組みは、2D FETの商業化を一歩前進させる鍵となるでしょう。